先进封装技术新战场：EMIB突袭与三强混战

随着晶体管微缩技术不断逼近物理极限，先进封装已崛起为决定芯片性能的“第二核心阵地”。

英特尔EMIB技术的问世，恰逢其时，为行业注入新活力。

01

2026年CoWoS产能，谁将主导分配格局？

CoWoS（芯片-晶圆-基板封装），无疑是AI时代备受追捧的“技术明珠”。

作为台积电践行“超越摩尔定律”的核心方案，Chip-on-Wafer（CoW）工艺将GPU、CPU和HBM等多芯片堆叠键合到硅中介晶圆上；随后，CoW芯片再与封装基板整合，形成完整的CoWoS封装结构。

这意味着，它能够将5nm/3nm先进制程的GPU计算单元、专为存储优化的HBM芯片，以及成熟制程的I/O接口芯片融合为单一系统级封装，在性能、功耗与成本间找到最优平衡。

在AI算力竞赛中，CoWoS的高带宽优势至关重要。数据显示，采用CoWoS封装的AI芯片与HBM间的数据传输带宽可达TB/s级别，较传统封装提升一个数量级，有效破解了“内存墙”难题，成为高端AI训练芯片的标配选择。

随着ChatGPT等大模型迭代加速，全球云端AI芯片需求呈现爆发式增长，CoWoS总需求预计将从2024年的37万片增长至2025年的67万片，并在2026年达到100万片，这种迅猛增长进一步加剧了产能短缺。

目前，仅少数AI芯片巨头具备大规模“锁定产能”的实力，其余ASIC厂商及二线AI芯片企业，均面临CoWoS产能获取不足的挑战。

摩根士丹利报告预测，到2026年，英伟达的CoWoS晶圆总需求量将达59.5万片，占据全球总需求的60%。其中，约51万片由台积电承接，主要用于下一代Rubin架构芯片。据此推算，2026年英伟达芯片出货量可达540万颗，其中240万颗来自Rubin平台。Amkor和日月光等外包封测厂也将为英伟达分担约8万片的CoWoS产能，用于Vera CPU及汽车芯片等产品。

紧随其后的是博通，预计需求达15万片，占总需求的15%。其产能主要服务于大客户定制芯片，包括为谷歌TPU预订的9万片（台积电8.5万片，日月光/矽品5千片）、为Meta预订的5万片，以及为OpenAI预订的1万片。

AMD预计将获得10.5万片CoWoS晶圆，占据约11%的市场份额。其中，8万片在台积电生产，用于MI355和MI400系列AI加速器。

其他参与者包括亚马逊、Marvell、联发科等。亚马逊通过合作伙伴Alchip预订了5万片；Marvell为AWS和微软的定制芯片预订了5.5万片；联发科为谷歌TPU项目预订了2万片。

综合来看，上述几大客户已锁定台积电CoWoS总产能的85%以上，留给二线AI芯片厂商、专用ASIC企业及初创公司的份额不足15%。在排期普遍延后至2026年或更晚的背景下，产能稀缺已从技术瓶颈演变为市场准入门槛。

当CoWoS成为少数巨头的专属资源，一个现实问题亟待重新思考：除了CoWoS，是否还有其他可行替代方案？

02

英特尔EMIB技术，强势突袭市场！

英特尔的EMIB先进封装正成为芯片企业的备选方案之一，带来新的竞争变数。

相较于CoWoS，EMIB拥有多项显著优势。

首先是结构简化，EMIB摒弃昂贵且大面积的中介层，直接通过内嵌在载板的硅桥实现芯片互连，简化整体结构，从而提升良率。

其次是热膨胀系数（CTE）问题较小，由于EMIB只在芯片边缘嵌入硅桥，整体硅比例较低，硅与基板接触区域少，因此热膨胀系数不匹配问题较轻微，不易产生封装翘曲与可靠度挑战。

最后，EMIB在封装尺寸上更具优势，相较于CoWoS-S仅支持3.3倍光罩尺寸、CoWoS-L目前发展至3.5倍并预计2027年达9倍；EMIB-M已可提供6倍光罩尺寸，并预计2026到2027年支持8倍至12倍。价格方面，因EMIB舍弃高价中介层，能为AI客户提供更具成本效益的解决方案。

然而，EMIB技术也受限于硅桥面积与布线密度，可提供的互连带宽相对较低、信号传输距离较长，并存在延迟性略高的问题。

英特尔自2021年设立独立晶圆代工服务事业群以来，深耕EMIB先进封装技术多年，已应用于自家Server CPU平台如Sapphire Rapids和Granite Rapids等。

EMIB关注度提升的背后，是以谷歌为代表的ASIC方案之崛起。

据悉，Marvell和联发科已考虑将英特尔EMIB先进封装纳入ASIC芯片设计的可选项，谷歌也决定于2027年的TPU v9 AI芯片中导入英特尔EMIB先进封装进行试用。苹果、博通和高通也可能很快成为英特尔晶圆代工业务的客户。三家公司招聘信息显示，封装工程师的关键要求之一是掌握英特尔EMIB技术，这表明这些公司正积极招聘熟悉该技术的工程师，以助力下一代产品设计。

其中苹果以自研云端ASIC为核心方案，高通则聚焦Tier 2 AI加速卡产品，二者的应用场景均无需依赖CoWoS封装；相比之下，EMIB封装具备更优成本效益，能更好适配其产品需求。此外，对于运算需求相对较低的ASIC推论场景，EMIB封装同样提供技术支持能力。

03

先进封装市场，陷入三强混战格局

EMIB的崛起，正将先进封装市场拖入“台积电、英特尔、三星”的三强混战时代。

台积电方面，需注意其2026年CoWoS产能的大客户多属美国公司，如今美国客户希望实现全产业链在美生产，但台积电和上下游暂无可用的在美后端产能。

今年中旬，市场消息称台积电正大规模推进在美生产计划，包括建设晶圆厂、研发中心和先进封装设施。除芯片制造外，CoWoS等先进封装技术是供应链最关键环节之一。据报道，台积电似乎将战略重心转向该领域，计划2026年启动封装厂建设，预计2029年竣工投产。

该封装厂将选址亚利桑那州，台积电已开始招募CoWoS设备服务工程师。这座先进封装工厂将负责生产CoWoS及其衍生技术，以及SoIC和CoW等下一代封装方案，应用于英伟达Rubin系列和AMD Instinct MI400等产品线。根据初步规划，亚利桑那州的封装厂将与当地晶圆厂实现联动，因为SoIC等产品需要使用带有中介层的芯片。

美国客户在封装环节仍依赖中国台湾产能。台积电美国晶圆厂制造的芯片需空运至中国台湾进行封装，导致整体成本攀升。因此，倘若美国没有本土化CoWoS制造能力，英特尔或许成为一个可行选择。

三星也在趁机搅局。三星的先进封装技术体系分为2.5D的I-Cube和3D的X-Cube两大系列。其中X-Cube作为三星3D封装核心，通过TSV技术实现芯片垂直电气互连，分为凸点互连和混合键合两种工艺路径。

此外，三星电子先进封装部门正主导开发“半导体3.3D先进封装技术”，目标应用于AI半导体芯片，2026年第二季度量产。该技术通过安装RDL中介层替代硅中介层来连接逻辑芯片和HBM；并通过3D堆叠技术将逻辑芯片堆叠在LLC上。三星预计，新技术商业化后，与现有硅中介层相比，性能不会下降，成本可节省22%。三星还将在3.3D封装引进“面板级封装”技术。

真正的变量在英特尔。今年英特尔代工大会上，英特尔公布了EMIB技术的新变体——EMIB-T，其中T指的是TSV硅通孔；此外还有分别采用RDL重布线层和Bridge桥片的Foveros-R、Foveros-B封装。这一面向HBM4、UCIe芯片集成的工艺通过TSV和M Bridge技术在基板中构建垂直电力通道，而不会像传统方案一样需要“绕路”。这意味着EMIB-T可实现更低的直流/交流电噪声，有利于信号传输稳定性。

英特尔表示EMIB-T支持从其它2.5D先进封装技术迁移，同时这一过程无需重大重新设计。对于未来的EMIB，英特尔预告其到2026年可通过超过20个EMIB桥实现约120mm×120mm的总封装尺寸，集成12个HBM内存堆栈；而到2028年，封装尺寸将进一步扩展到120mm×180mm，HBM数量将超过24个。

全球第二大OSAT企业Amkor安靠在今年的英特尔代工Direct Connect大会上宣布与英特尔建立战略合作伙伴关系，Amkor将在其多地制造工厂采用EMIB封装工艺，为EMIB建立替代来源。据悉，Amkor决定在其韩国仁川松岛K5工厂建设EMIB产能，这是因为此地的设备足以满足EMIB先进封装工艺需求，同时现有材料、零部件、人才资源丰富。

消息人士表示，Amkor韩国仁川松岛K5工厂不仅将承担英特尔产品部门芯片的EMIB封装，也将为英特尔代工的外部客户提供服务。除韩国外，Amkor的葡萄牙和美国亚利桑那州制造工厂也将导入英特尔EMIB工艺。

据Yole数据，预计2025年全球先进封装市场规模占比将首次超过传统封装，达到51%，并持续以10.6%的CAGR增长至2028年的786亿美元。EMIB的崛起正在打破“一家独大”格局。

与此同时，EMIB的崛起并不意味着CoWoS的衰落，而是先进封装行业迈入场景化精准匹配的新发展阶段。CoWoS在互联密度和超高频段信号完整性上的优势，仍是英伟达、AMD等高端GPU厂商的核心需求，短期内难以被替代。而EMIB则在ASIC、中端AI芯片等领域或可打开增量空间。