CFET器件架构：重塑逻辑技术路线图

互补型场效应晶体管（CFET）的引入有望重塑逻辑技术路线图，通过消除n-p间距限制，为逻辑标准单元尺寸的大幅缩小提供可能。特别是单片CFET（mCFET）以其高效的单片集成工艺，成为实现这一目标的关键。

mCFET采用垂直堆叠层设计，虽带来挑战，但通过中间介质隔离（MDI）模块实现顶部和底部栅极间的有效隔离，为不同器件设置不同的阈值电压。近年来，IMEC的研究人员在展示mCFET集成流程的关键构建模块方面取得显著进展，并已在VLSI和IEDM大会上展示了相关成果。

IMEC预计在逻辑技术路线图的A7节点引入mCFET器件架构，届时将取代外壁叉片。为了实现这一目标，双排CFET架构被提出，并在A7标准单元中展现出制造能力和面积效率之间的最佳平衡。

为了维持各节点上的性能一致性，M0电源轨等性能提升措施至关重要。此外，随着节点缩小至A5和A3，外壁叉片器件架构和混合沟道取向也被引入以进一步增强性能。

在IEDM 2025上，IMEC展示了嵌入式MDI模块，该模块允许在mCFET工艺流程中集成不同方向的顶部nMOS和底部pMOS器件的沟道。与早期版本的MDI模块相比，eMDI模块具有多项优势，包括降低工艺复杂性和提高设计灵活性。

未来工作将扩展eMDI方案，以集成不同的沟道材料，并计划采用类似的“嵌入式”方法来集成底部介质隔离层（BDI），以简化背面连接的集成并提升材料选择自由度。

通过DTCO研究，IMEC确定了支持跨多个技术节点的mCFET器件架构进行激进面积缩放所需的性能提升措施。随着技术节点继续推进，mCFET与先进性能提升技术的结合将为实现更小、更快、更高效的逻辑器件铺平道路。